SHARC Processor

文件：789.87 Kbytes 页数：60 Pages

AD

亚德诺

SHARC Processor

文件：789.87 Kbytes 页数：60 Pages

AD

亚德诺

SHARC Processor

文件：789.87 Kbytes 页数：60 Pages

AD

亚德诺

80 MHz、600 MFLOPS、3.3v I/O、2.5v内核浮点SHARC

ADSP-21160M DSP是一款SHARC处理器，专门针对电话、医疗成像、雷达/声纳电子、通信、3D图形和成像等应用而进行了优化。ADSP-21160M采用一种单指令多数据(SIMD)架构。 \n\n 利用2个计算单元（ALU，柱式移位器，MAC，寄存器文件），ADSP-21160M在一系列DSP算法的性能表现比ADSP-2106x高出5倍。该器件与广受欢迎的ADI第一代ADSP-2106x SHARC DSP代码兼容。与其他SHARC一样，ADSP-21160M是一款针对高性能DSP应用而优化过的32位处理器。ADSP-21160M包括一个可以处理32位定点和（32位、40位）浮点数据类 • 无缝群集最多支持6个SHARC\n• 2维和3维阵列链路端口\n• 分布式总线仲裁;

ADI

亚德诺

100 MHz高性能32位SHARC DSP

ADSP-21160N SHARC® DSP是ADSP-21160系列中的第二款产品，采用0.18微米CMOS工艺制成，在性能和功耗上均优于其前款产品ADSP-21160M。ADSP-21160N具有极佳的便携性，在SISD（单指令单数据）模式下与第一代ADSP-2106x SHARC DSP应用源代码兼容。为了充分发挥该款处理器强大的SIMD（单指令多数据）功能，需要对代码进行一些更改。与其他SHARC一样，ADSP-21160N是一款针对高性能DSP应用而优化过的32位处理器。ADSP-21160N包括一个100 MHz内核、一个双端口片内SRAM、一个支持多处理的集成I/O处理器以及旨在 • 内核指令速率：100 MHz (10.5 ns)\n• 单循环指令执行，两个计算单元均支持SIMD工作模式\n• 峰值性能：570 MFLOPS；持续性能：380 MFLOPS（基于FIR）\n• 双通道数据地址生成器(DAG)，采用模和位反转寻址方式;

ADI

亚德诺

100 MHz低成本32位SHARC DSP

ADSP-21161 SHARC® DSP是Super Harvard架构(SHARC)可编程DSP系列中的最新成员。该器件每秒可执行6亿次数学运算(MFLOP)，使低成本SHARC DSP的性能迈上了新的台阶——其性能超过同等价位产品的三倍。就发展路线图而言，价格方面要实现1200 MFLOPS单价5美元的目标，性能上则要达到10 GFLOPS甚至更高。\n\nForward Concepts总裁Will Strauss表示：“SHARC系列的这个最新成员将为设计师们带来新的机会，使他们可以为客户端应用设计出高性能的数字信号处理功能，促使其他人重新考虑那些以前无法通过单芯片实现的应用。ADI • 100 MHz (10 ns) SIMD SHARC DSP内核\n\n• 600 MFLOPS（32位浮点数据），600 MOPS（32位定点数据）\n\n• 与所有SHARC DSP代码兼容\n\n• 支持IEEE兼容32位浮点、40位浮点和32位定点数学运算\n\n• 单循环指令执行，两个计算单元均支持SIMD工作模式\n\n• 1Mb片内双端口SRAM;

ADI

亚德诺

Package：400-BBGA；包装：托盘 类别：集成电路（IC） DSP（数字信号处理器） 描述：IC DSP CONTROLLER 32BIT 400 BGA

AD

亚德诺

Package：400-BBGA；包装：管件 类别：集成电路（IC） DSP（数字信号处理器） 描述：IC DSP CONTROLLER 32BIT 400BGA

AD

亚德诺

Package：400-BBGA；包装：托盘 类别：集成电路（IC） DSP（数字信号处理器） 描述：IC DSP CONTROLLER 32BIT 400BGA

AD

亚德诺