8-Channel, Low Noise, Low Power, 24-Bit, Sigma-Delta ADC with PGA and Reference

FEATURES ► Functional safety approved to SC3 by TÜV Rheinland, File Number 968/FSP 2188.01/23 ► Three power modes ► RMS noise ► Low power: 24 nV rms at 1.17 SPS, gain = 128 (255 μA typical) ► Mid power: 20 nV rms at 2.34 SPS, gain = 128 (355 μA typical) ► Full power: 23 nV rms at 9.4 SPS,

文件：2.08025 Mbytes 页数：93 Pages

AD

亚德诺

集成PGA和基准电压源的8通道、低噪声、低功耗24位Σ-Δ ADC

ADFS7124-8是一款适合高精度测量应用的低功耗、低噪声、全集成式模拟前端。该器件内置一个低噪声24位Σ-Δ型模数转换器(ADC)，可配置来提供8个差分输入或15个单端或伪差分输入。片内低噪声级确保ADC中可直接输入小信号。\n\n ADFS7124-8的主要优势之一是用户可灵活采用三种集成功率模式之一。电流消耗、输出数据速率范围和RMS噪声均可通过所选功率模式进行定制。该器件还提供多个滤波器选项，确保为用户带来最大的灵活性。\n\n 当输出数据速率为25 SPS（单周期建立）时，ADFS7124-8可实现50 Hz和60 Hz同时抑制，且在较低输出数据速率下，可实现超 • 通过TÜV Rheinland SC3认证的功能安全性，文件号968/FSP 2188.01/23\n\n• 三种功率模式\n\n• RMS噪声\n• 低功耗：24 nV rms (1.17 SPS)，增益=128（典型值255 μA）\n\n• 中功率：20 nV rms (2.34 SPS)，增益=128（典型值355 μA）\n\n• 全功率：23 nV rms (9.4 SPS)，增益=128（典型值930 μA）\n\n\n\n\n• 在所有功率模式下，无噪声分辨率高达22位（增益=1）\n\n• 输出数据速率\n• 全功率：9.38 SPS至19,200 SPS\n\n• 中功;

ADI

亚德诺

8-Channel, Low Noise, Low Power, 24-Bit, Sigma-Delta ADC with PGA and Reference

FEATURES ► Functional safety approved to SC3 by TÜV Rheinland, File Number 968/FSP 2188.01/23 ► Three power modes ► RMS noise ► Low power: 24 nV rms at 1.17 SPS, gain = 128 (255 μA typical) ► Mid power: 20 nV rms at 2.34 SPS, gain = 128 (355 μA typical) ► Full power: 23 nV rms at 9.4 SPS,

文件：2.08025 Mbytes 页数：93 Pages

AD

亚德诺

8-Channel, Low Noise, Low Power, 24-Bit, Sigma-Delta ADC with PGA and Reference

FEATURES ► Functional safety approved to SC3 by TÜV Rheinland, File Number 968/FSP 2188.01/23 ► Three power modes ► RMS noise ► Low power: 24 nV rms at 1.17 SPS, gain = 128 (255 μA typical) ► Mid power: 20 nV rms at 2.34 SPS, gain = 128 (355 μA typical) ► Full power: 23 nV rms at 9.4 SPS,

文件：2.08025 Mbytes 页数：93 Pages

AD

亚德诺