AD9695-625数据手册ADI中文资料规格书

描述 Description

AD9695 是一款 14 位双通道 1300 MSPS/625 MSPS 模数转换器 (ADC)。该器件具有片内缓冲器和采样保持电路，确保实现较低的功耗、较小的封装尺寸和出色的易用性。该产品经过专门设计，支持那些可对高达 2 GHz 的宽频模拟信号进行直接采样的通信应用场合。ADC 输入的 −3 dB 频宽为 2 GHz。AD9695 经过了全面优化，采用小巧紧凑的封装，可以提供宽泛的输入频宽、快速的采样速率、卓越的线性度以及较低的功耗。
双通道 ADC 内核采用具有集成式输出纠错逻辑的多级差分流水线架构。每个 ADC 都配备了宽泛的频宽输入，支持各种用户可选的输入范围。集成基准电压源简化了设计考虑事项。模拟输入和时钟信号是差分输入。ADC 数据输出通过交叉复用器从内部连接到四个数字降频器 (DDC)。每个 DDC 包括多个信号处理级：48 位变频器（数控振荡器 (NCO)），以及抽取滤波器。NCO 允许在通用输入/输出 (GPIO) 引脚上选择多达 16 个预置频段，或使用相干快速跳频机制选择频段。通过 SPI 可编程配置文件，可以在多个 DDC 模式之间选择 AD9695 的操作。
除了 DDC 模块外，AD9695 还配备了其他多种功能以简化通信接收器中的自动增益控制 (AGC) 功能。通过使用 ADC 的寄存器 0x0245 中的快速检测控制位，可编程阈值检测器可以监测传入信号的功率。如果输入信号电平超过可编程阈值，快速检测指示器会变高。由于此阈值指示器具有较低的延迟，用户可以迅速调低系统增益，从而避免 ADC 输入处出现超范围状态。除了快速检测输出功能外，AD9695 还具有信号监测能力。信号监测模块提供正由 ADC 数字化的信号的附加信息。
用户可以根据 DDC 配置和接收逻辑器件的可接受线速，使用单线、双线或四线配置基于子类 1 JESD204B 的高速串行化输出。此外，还通过 SYSREF± 和 SYNCINB± 输入引脚支持多器件同步。AD9695 还提供了灵活的功耗减低选项，可以在必要时大幅度降低功耗。所有这些功能均可通过一个 3 线串行接口 (SPI) 和/或 PDWN/STBY 引脚进行编程。
AD9695 在 64 引脚无铅 LFCSP 中提供，可在 −40°C 至 +105°C 的结温范围内工作。本产品可能受一项或多项美国或国际专利的保护。
请注意，在整个数据手册中，多功能引脚（例如 FD_A/GPIO_A0）可能使用引脚全称或引脚的单一功能指代，例如 FD_A（当仅与该功能相关时）。
产品亮点

特性 Features

JESD204B（子类 1）编码串行数字输出线速高达 16 Gbps

1300 MSPS 时总功率为 1.6 W每个 ADC 通道 800 mW

172 MHz 时 SNR = 65.6 dBFS（1.59 V p-p 输入范围）
172.3 MHz 时 SFDR = 78 dBFS（1.59 V p-p 输入范围）
噪声密度−153.9 dBFS/Hz（1.59 V p-p 输入范围）
−155.6 dBFS/Hz（2.04 V p-p 输入范围）

0.95 V、1.8 V 和 2.5 V 电源供电
无失码
内部 ADC 基准电压源
灵活的输入范围1.36 V p-p 至 2.04 V p-p（典型值为 1.59 V p-p）

2 GHz 可用模拟输入全功率频宽
>95 dB 通道隔离/串扰
用于高效 AGC 实施的幅度检测位
每个 ADC 通道具有 2 个集成式数字降频器48 位 NCO
可编程抽取率

差分时钟输入
SPI 控制具有除以 2 和除以 4 选项的整数时钟
灵活的 JESD204B 线配置

片内抖动，可提高微弱信号线性度

应用 Application

每个通道的功耗较低。
JESD204B 支持高达 16 Gbps 的线速。
宽泛的全功率频宽支持对高达 2 GHz 的信号进行中
频 (IF) 采样。缓冲的输入可简化滤波器设计和实施。
四个集成式宽频抽取滤波器和 NCO
模块支持多频段接收器。可编程的快速超范围检测。
用于系统热量管理的片内温度二极管。
应用通信
分集多频段、多模数字接收器3G/4G、TD-SCDMA、WCDMA、GSM、LTE