Features/Benefits

• Fixed feedback path; 0ps input-to-output delay

• 9 Selectable SMBus addresses; Multiple devices can

share same SMBus segment

• Separate VDDIO for outputs; allows maximum power

savings

• PLL or bypass mode; PLL can dejitter incoming clock

• Selectable PLL BW; minimizes jitter peaking in

downstream PLL's

• Spread spectrum compatible; tracks spreading input

clock for EMI reduction

• SMBus Interface; unused outputs can be disabled

• 100MHz & 133.33MHz PLL mode; Legacy QPI/UPI

support

• Differential outputs are Low/Low in power down;

Maximum power savings

Output Features

• 15 - LP-HCSL Differential Output Pairs

9ZXL1530BKLF属于集成电路（IC） > 应用特定时钟/定时。瑞萨科技有限公司制造生产的9ZXL1530BKLF应用特定时钟/定时专用时钟和计时 IC（集成电路）产品族中的产品主要用于执行与时间或频率信息生成和分配相关的各种操作，适合的设计环境较特定，例如 AMD 和 Intel 的中央处理单元 (CPU) 或图形处理单元 (GPU)、DVD 音频设备、蓝光光盘播放器、以太网设备、PCIe、SATA、光纤通道接口、车载娱乐总线等。