1SM16BHU3F53E2VG中文资料英特尔® Stratix® 10 MX 1650 FPGA数据手册Intel规格书

描述 Description

基本要素产品集: 英特尔® Stratix® 10 MX FPGA状态: Launched发行日期: 2017光刻: 14 nm资源逻辑元素 （LE）: 1679000自适应逻辑模块 (ALM): 569200自适应逻辑模块(ALM) 寄存器: 2276800结构和 I/O 相锁环路 (PLL): 16最大嵌入式内存: 223.5 Mb最大高带宽内存†: 16 GB数字信号处理 (DSP) 区块: 3326数字信号处理 (DSP) 格式: Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)硬内存控制器: 是外部内存接口 (EMIF): DDR, DDR2, DDR3, DDR4, HMC, MoSys, QDR II, QDR II+, RLDRAM II, RLDRAM 3I/O 规格最大用户 I/O 数量†: 656I/O 标准支持: 3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS,SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL最大 LVDS 对: 312最多不归零 (NRZ) 收发器†: 96最大不归零 (NRZ) 数据速率†: 28.9 Gbps最多脉冲幅度调制 (PAM4) 收发器†: 36最大脉冲幅度调制 (PAM4) 数据传输速率†: 57.8 Gbps收发器协议硬 IP: PCIe Gen3, 10/25/100G Ethernet先进技术超级注册: 是FPGA 比特流安全: 是封装规格封装选项: F2597, F2912补充信息其他信息 URL: Product Table (Family Comparison) Datasheet All FPGA Documentation