Dual UART with 128-byte FIFOs, IrDA, and XScale VLIO bus interface

文件：253.39 Kbytes 页数：54 Pages

恩XP

1.8 V dual UART, 5 Mbit/s (max.) with 128-byte FIFOs, infrared (IrDA), and XScale VLIO bus interface

文件：268.39 Kbytes 页数：54 Pages

恩XP

1.8 V dual UART, 5 Mbit/s (max.) with 128-byte FIFOs, infrared (IrDA), and XScale VLIO bus interface

文件：268.39 Kbytes 页数：54 Pages

恩XP

Dual UART with 128-byte FIFOs, IrDA, and XScale VLIO bus interface

文件：253.39 Kbytes 页数：54 Pages

恩XP

1.8 V dual UART, 5 Mbit/s (max.) with 128-byte FIFOs, infrared (IrDA), and XScale VLIO bus interface

文件：268.39 Kbytes 页数：54 Pages

恩XP

1.8 V dual UART, 5 Mbit/s (max.) with 128-byte FIFOs, infrared (IrDA), and XScale VLIO bus interface

文件：268.39 Kbytes 页数：54 Pages

恩XP

Dual UART with 128-byte FIFOs, IrDA, and XScale VLIO bus interface

文件：253.39 Kbytes 页数：54 Pages

恩XP

1.8 V的双通道UART，5 Mbit/s（最快），带有128字节FIFO、红外(IrDA)以及XScale VLIO总线接口

SC16C852V是一款1.8 V、低功率单通道通用异步接收器和发送器(UART)，用于串行数据通信。其主要功能是将并行数据转换成串行数据或将串行数据转换成并行数据。UART可处理最高5 Mbit/s的串行数据速率。SC16C852V可编程以工作在提供额外高级UART功能的扩展模式（请参见第6.2节）中。SC16C852V系列UART提供增强的UART功能，带有128字节FIFO、调制解调器控制接口、DMA模式数据传送以及红外编码器/解码器。板载状态寄存器为用户提供错误指示和操作状态。可通过软件定制系统中断和调制解调器控制功能以满足特定的用户需求。内部环回能力允许进行板载诊断。提供独立的可编程 双通道高性能UART\n1.8 V操作\n高级封装：HVQFN48和TFBGA36\n1.8 V时最快5 Mbit/s的数据速率\n128字节发送FIFO降低了外部CPU的带宽要求\n带有错误标志的128字节接收FIFO降低了外部CPU的带宽要求\n128个可编程接收和发送FIFO中断触发电平？128个接收和发送FIFO报告电平（电平计数器）\n自动软件(Xon/Xoff)和硬件（RTS/CTS或DTR/DSR）流控制\n可编程Xon/Xoff字符\n128个可编程硬件和软件触发电平\n自动9位模式(RS-485)地址检测\n带有可编程延迟的自动RS-485驱动器逆转\n双通道同时写入\nUA;

恩XP

恩智浦

1.8 V dual UART, 5 Mbit/s (max.) with 128-byte FIFOs, infrared (IrDA) and XScale VLIO bus interface

The SC16C852V is a 1.8 V, low power dual channel Universal Asynchronous Receiver and Transmitter (UART) used for serial data communications. Its principal function is to convert parallel data into serial data and vice versa. The UART can handle serial data rates up to 5 Mbit/s. SC16C852V can be prog Dual channel high performance UART\n1.8 V operation\nAdvanced packages: HVQFN48 and TFBGA36\nUp to 5 Mbit/s data rate at 1.8 V\n128-byte transmit FIFO to reduce the bandwidth requirement of the external CPU\n128-byte receive FIFO with error flags to reduce the bandwidth requirement of the external C;

恩XP

恩智浦