1:5 Differential LVPECL/LVECL/HSTL Clock and Data Driver

General Description The MAX9316 is a low-skew, 1-to-5 differential driver designed for clock and data distribution. This device allows selection between two inputs: one differential and one single ended. The selected input is reproduced at five differential outputs. The differential input can be

文件：214.24 Kbytes 页数：12 Pages

Maxim

美信

1:5差分LVPECL/LVECL/HSTL时钟和数据驱动器

MAX9316是一种低扭曲、1:5差分驱动器，设计应用于时钟和数据分配。该器件允许在两路输入之间选择：一路差分输入和一路单端输入，所选中的输入再生5路差分输出。差分输入经过调整后，可以允许单端输入，只需将片上VBB电源接到一个输入端作为参考电压即可。\n MAX9316具备低输出到输出扭曲(20ps)的特点，尤其适合于通过背板或电路板上的时钟和数据分配。在与差分HSTL和LVPECL信号接口时，这些器件工作在+3.0V至+3.8V的电源范围，能够实现在+3.3V标称电源的系统中，进行高性能的时钟或数据分配。与差分LVECL接口时，这些器件工作在-3.0V至-3.8V的电源范围。\n MAX93 \n• 在1.5GHz下，保证400mV差分输出 \n• 可选择的单端或差分输入 \n• +25°C时，130ps (最大)器件到器件扭曲 \n• 20ps输出至输出扭曲 \n• 365ps传输延迟 \n• 同步输出使能/禁止 \n• 为单端输入提供片上基准电压 \n• 输入开路时，输入偏置为低 \n• 引脚兼容于MC100LVEL14;

ADI

亚德诺

1:5 Differential LVPECL/LVECL/ HSTL Clock and Data Driver

General Description The MAX9316A is a low-skew, 1-to-5 differential driver designed for clock and data distribution. This device allows selection between two inputs: one differential and one single ended. The selected input is reproduced at five differential outputs. The differential input can be

文件：183.56 Kbytes 页数：11 Pages

Maxim

美信

1:5 Differential LVPECL/LVECL/ HSTL Clock and Data Driver

General Description The MAX9316A is a low-skew, 1-to-5 differential driver designed for clock and data distribution. This device allows selection between two inputs: one differential and one single ended. The selected input is reproduced at five differential outputs. The differential input can be

文件：183.56 Kbytes 页数：11 Pages

Maxim

美信

1:5 Differential LVPECL/LVECL/HSTL Clock and Data Driver

General Description The MAX9316 is a low-skew, 1-to-5 differential driver designed for clock and data distribution. This device allows selection between two inputs: one differential and one single ended. The selected input is reproduced at five differential outputs. The differential input can be

文件：214.24 Kbytes 页数：12 Pages

Maxim

美信

1:5差分(LV)PECL/(LV)ECL/HSTL时钟和数据驱动器

MAX9316A是一种低扭曲、1:5差分驱动器，设计应用于时钟和数据分配。该器件允许在两路输入之间选择：一路差分输入和一路单端输入，所选中的输入再生5路差分输出。差分输入经过调整后，可以允许单端输入，只需将片上VBB电源接到一个输入端作为参考电压即可。\n MAX9316A低输出至输出扭曲(20ps)的特点，尤其适合于通过背板或电路板上的时钟和数据分配。在与差分HSTL和(LV)PECL信号接口时，这些器件工作在3.0V至5.5V的电源范围，能够实现在3.3V或5.0V标称电源的系统中，进行高性能的时钟或数据分配。与差分(LV)ECL接口时，这些器件工作在-3.0V至-5.5V的电源范围。\n \n• 1.5GHz时保证400mV差分输出 \n• 可选择的单端或差分输入 \n• 130ps (最大)部件至部件扭曲(+25°C) \n• 20ps输出至输出扭曲 \n• 365ps传输延迟 \n• 同步输出使能/禁止 \n• 用于单端输入时的片上基准电压 \n• 输入开路时，输入偏置至低 \n• 引脚兼容于MC100EL14;

ADI

亚德诺

Package：20-SOIC（0.295"，7.50mm 宽）；包装：管件 类别：集成电路（IC） 时钟缓冲器，驱动器 描述：IC CLK BUFFER 2:5 1.5GHZ 20SOIC

AD

亚德诺

Package：20-SOIC（0.295"，7.50mm 宽）；包装：管件 类别：集成电路（IC） 时钟缓冲器，驱动器 描述：IC CLK BUFFER 2:5 1.5GHZ 20SOIC

AD

亚德诺

Package：20-SOIC（0.295"，7.50mm 宽）；包装：管件 类别：集成电路（IC） 时钟缓冲器，驱动器 描述：IC CLK BUFFER 2:5 1.5GHZ 20SOIC

AD

亚德诺