TMS320C6748BZWTA3特点- 2 SP X SP→DP每两个时钟- 2 SP X DP→DP每三个钟- 2 DP X DP→DP每四个钟•定点乘法支持两个32×32位乘法， 4个16 ×16位乘法，或者8个8 ×8位乘法元时钟周期和复杂的倍数- 指令包装减少代码大小- 所有指令条件•硬件支持模数回路手术•受保护模式运行- 异常支持错误检测和程序重定向软件支持- TI的DSP / BIOS™- 芯片支持库和DSP库内存共享内存128KB1.8 V或3.3 V LVCMOS的I / O （除USB和DDR2接口）两个外部存储器接口：- EMIFA• NOR （ 8位或16位宽的数据）• NAND （ 8位或16位宽的数据）•16位SDRAM 128 MB地址空间- DDR2 /移动DDR内存控制器，下列选项之一：•16位DDR2 SDRAM 256 MB地址空间•16位SDRAM的mDDR 256 MB地址空间三个可配置16550型UART模块：- 随着调制解调器控制信号- 16字节FIFO- 16倍或13倍过采样方案LCD控制器两个串行外设接口（ SPI接口），每个与多芯片选择两个多媒体卡（ MMC ） /安全数字（ SD ）卡接口提供安全的数据I / O（ SDIO ）接口• 375-和456 - MHz的C674x ™定点和浮点点VLIW DSP• C674x指令集特点- 中的C67x的超集+ ™与C64x + ™国际审计准则- 截至3648 MIPS和2746 MFLOPS- 字节寻址（ 8位，16位，32位和64位数据）- 8位溢出保护- 位字段提取，设置，清除- 标准化，饱和度，位计数•紧凑型16位指令• C674x双级高速缓存存储器体系结构- 对L1P程序RAM 32KB /缓存- 对L1D数据RAM 32KB /缓存- L2 256KB的统一映射RAM /高速缓存- 灵活的RAM /高速缓存分区（ L1和L2）•增强型直接存储器存取控制器3（ EDMA3 ） ：- 2通道控制器- 3转移控制器- 64个独立的DMA通道- 16快速DMA通道- 可编程的突发传输大小•的TMS320C674x ™浮点VLIW DSP核心- 负载存储架构与不结盟支持- 64个通用寄存器（ 32位）- 六ALU （ 32位和40位）功能单元•支持32位整数， SP （ IEEE单精密/ 32位）和DP （ IEEE双精密/ 64位）浮点数•支持多达四个附加的SP每时钟，四个DP附加每两钟•支持多达两个浮点（ SP或DP ）倒数逼近（ RCPxP ）和平方根倒数逼近（ RSQRxP ）运营每周期- 两个乘法功能单元：•混合精度IEEE浮点乘支持多达：- 2 SP X SP→SP每时钟