FEATURES

• Twenty LVCMOS outputs, 7Ω typical output impedance

• One LVCMOS/LVTTL clock input

• Maximum output frequency: 250MHz

• Bank enable logic allows unused banks to be disabled

in reduced fanout applications

• Output skew: 250ps (maximum)

• Part-to-part skew: 600ps (maximum)

• Bank skew: 200ps (maximum)

• Multiple frequency skew: 300ps (maximum)

• 3.3V or mixed 3.3V input, 2.5V output operating

supply modes

• 0°C to 70°C ambient operating temperature

• Other divide values available on request

• Available in lead-free RoHS compliant package

8701CYLF属于集成电路（IC） > 时钟发生器，PLL，频率合成器。瑞萨科技有限公司制造生产的8701CYLF时钟发生器，PLL，频率合成器时钟发生器、PLL 和频率合成器集成电路 (IC) 可为逻辑器件提供参考信号的稳定定时脉冲，这些器件包括计算机、微控制器、数据通信系统和图形/视频发生器。这些集成电路可能包括缓冲器、驱动器、分频器、倍频器、多路复用器、合成器、扇出分配器和预分频器。